Marcel Mielczarek

Entwurf eines Gatetreibers für parallelgeschaltete MOSFETs

Eine verbreitete Methode, um hohe Schaltleistungen von Invertern zu erreichen, ist die Parallelschaltung von mehreren Leistungshalbleitern. Hierbei führt der Einfluss parasitärer Größen und Toleranzen zu unterschiedlichen Schaltzeitpunkten und damit einhergehend zu unterschiedlichen Belastungen der Halbleiter.

Um die ungleichmäßige Belastung durch unterschiedliche Schaltzeitpunkte auszugleichen, soll ein Gatetreiber entworfen werden, welcher die Leistungshalbleiter absichtlich verzögert zueinander einschaltet. Dabei soll die Schaltreihenfolge zwischen den Schaltzyklen wechseln, um die Belastungen der einzelnen Halbleiter anzugleichen. Der Gatetreiber soll für die Parallelschaltung von modernen Siliziumkarbid-MOSFETs ausgelegt sein.

Es sind u.a. folgende Punkte zu bearbeiten:
  -   Entwurf, Simulation und Auswahl von geeigneten Treiberstufen
  -   Auslegung und Aufbau der ausgewählten Treibervariante und der zugehörigen Beschaltung
  -   Entwurf und Programmierung einer geeigneten Ansteuerelektronik
  -   Entwurf einer geeigneten Testschaltung
  -   Inbetriebnahme und Test der Schaltung
  -   Bewertung des Einflusses verschiedener Verzögerungszeiten und -varianten
  -   Schriftliche Dokumentation der Ergebnisse und Präsentation in einem Seminarvortrag